Delay analysis of a current source CMOS inverter for use in voltage controlled delay lines

• Autor(es): Cura, José L. ; Santos, Dinis M.
• Data: 1997
• Origem: Electrónica e Telecomunicações
• Assunto(s): CMOS inverter; Delay analysis; Control voltage; Delay cell; SPICE simulation
• Tipo de Documento: Artigo científico
• Idioma: Inglês

Descrição

An analysis is performed on the operation of a modified current-source loaded inverter, showing that the proposed modification leads to a more linear characteristic, in terms of delay versus control voltage, than the one obtained with traditional current-starved inverters. A delay cell designed around this inverter is presented. The proposed circuit is intended to be used as a delay of the cell in function of physical parameters. Results of a comparision between the analytically derived delays and the delays obtained from SPICE simulation are presented.

Este artigo apresenta um elemento de atraso CMOS com aplicação em linhas de atraso controladas por tensão, como é o caso das utilizadas nas Delay Locked Loops. Este elemento baseia-se num inversor modificado com fonte de corrente. A análise feita mostra uma maior linearidade da sua característica de atraso versus tensão de controlo do que a obtida através de células de atraso convencionais. São derivadas expressões para o tempo de atraso da célula proposta em termos dos parêmetros físicos dos seus componentes e apresentados resultados comparativos destas expressões com simulações feitas em SPICE.