Geração de código VHDL a partir de especificações IOPT PNML2VHDL

• Autor(es): Lima, Paulo Luís Gonçalves
• Data: 2009
• Identificador Persistente: http://hdl.handle.net/10362/1981
• Origem: Repositório Institucional da UNL
• Assunto(s): PNML; VHDL; FORDESIGN; FPGA; IOPT; Redes de Petri
• Tipo de Documento: Dissertação de mestrado
• Idioma: Português
• Orientador(es): Gomes, Luís Filipe dos Santos
• Contribuidor(es): RUN

Descrição

Dissertação apresentada na Faculdade de Ciências e Tecnologia da Universidade Nova de Lisboa para obtenção de grau de Mestre em Engenharia Electrotécnica e de Computadores

Com o aumento da complexidade no desenvolvimento de sistemas digitais existe uma necessidade cada vez maior de novas ferramentas que associadas a metodologias, criem mecanismos de abstracção tornando o desenvolvimento mais simples e menos demorado. A utilização de Redes de Petri para a modelação de sistemas de eventos discretos e especificação de controladores digitais tem sido bastante discutida havendo no entanto uma falta de ferramentas no que respeita à implementação desses modelos quando se considera a geração automática de código. Este trabalho tem como objectivo criar regras para a geração automática de código VHDL a serem usadas por uma nova ferramenta de ajuda à implementação de projectos de sistemas síncronos controlados a eventos discretos e baseados na utilização de Redes de Petri. A ferramenta é baseada numa classe de Redes de Petri denominada Input-Output Place- Transition Petri Net (IOPT), representada através de Petri Net Markup Language (PNML). Esta classe IOPT é baseada nas redes lugar/transição e em conceitos bem estudados de Redes de Petri sincronizadas e interpretadas, permitindo a associação de sinais externos de entrada e eventos de entrada e saída a transições e a associação de sinais de saída externos a lugares e a eventos de saída. Denominada por PNML2VHDL, a ferramenta permite gerar a partir de especificações IOPT uma descrição em VHDL da rede de forma a ser automaticamente implementada, por exemplo, numa FPGA. A necessidade desta ferramenta surge após uma cuidada análise das ferramentas existentes na actualidade. A inexistência de tal ferramenta motivou a sua criação. Será, certamente,uma ferramenta da maior utilidade para projectistas e de forma particular para o projecto FORDESIGN. A ênfase da dissertação está nas regras de tradução directa que permitem a tradução do comportamento de uma Rede de Petri descrita em IOPT para uma descrição em VHDL. Na tradução usa-se o método de atribuir a cada característica do modelo em IOPT uma estrutura em VHDL predefinida a que se deu o nome de regra de tradução. Após a definição das regras de tradução, a ferramenta é validada através da realização de diversos exemplos concretos e já bens estudados na literatura existente, como é o caso do parque de estacionamento.