Document details

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-02T18:08:56Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Henrique_Avila_Vianna.pdf: 1579455 bytes, checksum: a126c83b12aa2c7fbf56b62308d0fa8e (MD5)

Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-04T01:44:20Z (GMT) No. of bitstreams: 2 Dissertacao_Henrique_Avila_Vianna.pdf: 1579455 bytes, checksum: a126c83b12aa2c7fbf56b62308d0fa8e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)

Made available in DSpace on 2020-06-04T01:46:13Z (GMT). No. of bitstreams: 2 Dissertacao_Henrique_Avila_Vianna.pdf: 1579455 bytes, checksum: a126c83b12aa2c7fbf56b62308d0fa8e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2012-11-12

A Transformada Rotacional (ROT) é uma das novas ferramentas propostas para o padrão emergente de codificação de vídeo HEVC. O objetivo desta ferramenta de codificação é obter maior compactação da energia presente na matriz de coeficientes da transformada principal, melhorando a eficiência da codificação de entropia e minimizando o erro de quantização. Arquiteturas de hardware dedicadas à codificação e decodificação de vídeo são essenciais para garantir o desempenho necessário com baixo consumo de energia e potência, fatores especialmente críticos em dispositivos móveis e portáteis. Este trabalho apresenta uma investigação da ROT com foco no desenvolvimento de soluções em hardware para esta transformada. O trabalho detalha a exploração algorítmica realizada para simplificar as equações, visando a implementação em hardware. São apresentadas três versões arquiteturais para as transformadas ROT direta e inversa, gerando diferentes alternativas de desempenho em termos de taxa de processamento e consumo de hardware. As arquiteturas foram descritas em VHDL e sintetizadas para um FPGA da família Stratix III. Os resultados mostram que todas as versões da arquitetura são capazes de processar vídeos até a resolução 4K UHD (3840x2160 pixels) a 30 quadros por segundo. A versão com a maior taxa de processamento obteve uma frequência máxima de operação de 215,01 MHz. Essa versão da arquitetura atinge uma taxa de processamento de 1,72 bilhão de amostras por segundo, permitindo o processamento de vídeos até a resolução 8K UHD (7680x4320 pixels) a uma taxa de 30 quadros por segundo.

The Rotational Transform (ROT) is one of the novel tools proposed for the HEVC emergent video coding standard. The main goal of this coding tool is to achieve higher energy compaction of the main transform coefficient matrix and thus improve entropy coding and minimize quantization error. Dedicated hardware architectures for video coding and decoding are essential to guarantee the necessary performance with low power and energy consumption, which are especially critical resources on portable and mobile devices. This work presents an investigation of the ROT focusing on the development of hardware solutions for the transform. The work explains in details the algorithmic exploration targeting hardware implementation. Three architectural versions are presented for the forward and inverse ROT transforms, generating different performance alternatives considering processing rate and hardware consumption. The architectures were described in VHDL and synthesized for a Stratix III FPGA. Results show that all versions of the architecture are capable of processing videos up to the resolution 4K UHD (3840x2160 pixels) at 30 frames per second. The version with the highest processing rate achieved a maximum operation frequency of 215.01 MHz. This version of the architecture reaches a processing rate of 1.72 billion samples per second, allowing it to process videos up to the resolution 8K UHD (7680x4320 pixels) at 30 frames per second.