Síntese de circuitos conformes com o standard Boundary Scan

• Autor(es): Antunes, Ana ; Marzouki, Meryem ; Ferrari, António
• Data: 1996
• Origem: Electrónica e Telecomunicações
• Assunto(s): VHDL; Standard Boundary Scan
• Tipo de Documento: Artigo científico
• Idioma: Português

Descrição

This paper presents a tool that allows the inclusion of the Boundary Scan test logic in a VHDL description of a given integrated circuit.

Este artigo apresenta uma ferramenta que permite a inclusão de facilidades de teste ao nível da descrição VHDL de um circuito integrado. A lógica de teste incluida respeita o standard Boundary Scan.