Design and characterization of a 20 Gbit/s clock recovery circuit

• Author(s): Monteiro, P. ; Matos, J. N. ; Gameiro, A. ; Matos, P. A. ; Rocha, J. F. da
• Date: 1995
• Origin: Electrónica e Telecomunicações
• Subject(s): Sistema de transmissão; Fibra óptica; Relógio; Clock recovery circuit; Bandpass filter
• Document Type: Journal article
• Language: English

Description

In this communication we report the design of a clock recovery circuit produced for the 20 Gbit/s demonstrator of the RACE 2011 project "TRAVEL" of the European Community. The clock recovery circuit is based on an open loop structure using a dielectric resonator narrow bandpass filter with high Q. A detailed electrical characterization of the circuit and alsoits sensitivity to temperature and detuning variations arepresented. The experimental results show that the circuit is avery attractive solution for the forthcoming STM-128 opticallinks.

Neste artigo é descrito o projecto e a implementação de uma unidade de recuperação de relógio, para um sistema de transmissão por fibra óptica a 20 Gbit/s. Esta unidade está inserida no demonstrador do projecto "TRAVEL", RACE 2011. A unidade de recuperação de relógio tem uma estrutura em malha aberta baseando-se num filtro de elevado Q com ressonador dieléctrico. Apresenta-se a caracterização eléctrica desta unidade e a sua sensibilidade à dessintonia. Os resultados experimentais mostram que este tipo unidade é um solução bastante atractiva para os sistemas ópticos a muito alto ritmo de transmissão englobados na futura norma STM-128.