Publicação
HSP-V: holistic static partitioning on RISC-V platforms
| Resumo: | No mundo dos sistemas embebidos, a virtualização apareceu como uma das soluções mais seguras, eficientes e económicas para consolidar os Mixed-Critical Systems (MCSs) na mesma plataforma de hard ware. Neste contexto, os hipervisores têm sido utilizados para enfrentar vários desafios de segurança, monitorizando os recursos de hardware e virtualizando as suas partições através de extensões de virtu alização. Tipicamente, o RISC-V, uma inovadora, livre, aberta e privilegiada Instruction Set Architecture (ISA), implementa estas tecnologias com uma extenção do modo supervisor (modo HS), fornecendo novos Control and Status Register (CSRs) e realizando a tradução de endereços em duas fases. Contudo, para evitar esta camada extra de tradução e empregar um sistema de partição estática nas plataformas RISC-V, esta dissertação utiliza um método para-virtualizado com o apoio da unidade Physical Memory Protection (PMP) e a técnica de trap-and-emulate. Para estabelecer um Holistic Static Partitioning on RISC-V platforms (HSP-V), esta dissertação explora uma camada fina de software, an Open-source implementation of the RISC-V Supervisor Binary Interface (OpenSBI). Este é responsável por estabelecer de comunicação entre camadas de nível superior com ca madas de nível inferior de privilégio. Além disso, trata as partições como instâncias de domínio e sofre da exposição componentes críticos da memória entre domínios. Entre eles está o controlador de interrupção externa RISC-V, o Platform-Level Interrupt Controller (PLIC), seguindo uma estrutura de Memory Mapped Input Output (MMIO). Como resultado, o HSP-V revela o reforço do isolamento entre domínios ao parti cionar a estrutura do PLIC e conectando diretamente as regiões mapeamento de MMIO, através da técnica de trap-and-emulate e da unidade de PMP. Para avaliar as modificações foi utilizada a placa MPFS-Icicle Kit, analisando: o desempenho de sobrecarga e interferência entre domínios (explorando métodos de bloqueio da cache), tempos de inicialização do sistema, latência de interrupção, e recursos de hardware em termos de maior complexidade do código OpenSBI, antes e depois de todo o melhoramento. |
|---|---|
| Autores principais: | Sousa, João Miguel Costa |
| Assunto: | Sistemas embebidos RISC-V Sistemas de criticidade mista Virtualização OpenSBI PLIC Particionamento estático Embedded systems MCSs Virtualization Static partitioning |
| Ano: | 2022 |
| País: | Portugal |
| Tipo de documento: | dissertação de mestrado |
| Tipo de acesso: | acesso aberto |
| Instituição associada: | Universidade do Minho |
| Idioma: | inglês |
| Origem: | RepositóriUM - Universidade do Minho |
| Resumo: | No mundo dos sistemas embebidos, a virtualização apareceu como uma das soluções mais seguras, eficientes e económicas para consolidar os Mixed-Critical Systems (MCSs) na mesma plataforma de hard ware. Neste contexto, os hipervisores têm sido utilizados para enfrentar vários desafios de segurança, monitorizando os recursos de hardware e virtualizando as suas partições através de extensões de virtu alização. Tipicamente, o RISC-V, uma inovadora, livre, aberta e privilegiada Instruction Set Architecture (ISA), implementa estas tecnologias com uma extenção do modo supervisor (modo HS), fornecendo novos Control and Status Register (CSRs) e realizando a tradução de endereços em duas fases. Contudo, para evitar esta camada extra de tradução e empregar um sistema de partição estática nas plataformas RISC-V, esta dissertação utiliza um método para-virtualizado com o apoio da unidade Physical Memory Protection (PMP) e a técnica de trap-and-emulate. Para estabelecer um Holistic Static Partitioning on RISC-V platforms (HSP-V), esta dissertação explora uma camada fina de software, an Open-source implementation of the RISC-V Supervisor Binary Interface (OpenSBI). Este é responsável por estabelecer de comunicação entre camadas de nível superior com ca madas de nível inferior de privilégio. Além disso, trata as partições como instâncias de domínio e sofre da exposição componentes críticos da memória entre domínios. Entre eles está o controlador de interrupção externa RISC-V, o Platform-Level Interrupt Controller (PLIC), seguindo uma estrutura de Memory Mapped Input Output (MMIO). Como resultado, o HSP-V revela o reforço do isolamento entre domínios ao parti cionar a estrutura do PLIC e conectando diretamente as regiões mapeamento de MMIO, através da técnica de trap-and-emulate e da unidade de PMP. Para avaliar as modificações foi utilizada a placa MPFS-Icicle Kit, analisando: o desempenho de sobrecarga e interferência entre domínios (explorando métodos de bloqueio da cache), tempos de inicialização do sistema, latência de interrupção, e recursos de hardware em termos de maior complexidade do código OpenSBI, antes e depois de todo o melhoramento. |
|---|